In der Leistungselektronik dient eine H-Brücke zur Erzeugung einer Rechteckwechselspannung für, meist, induktive Verbraucher, wie Motoren, Transformatoren et cetera. Ich werde euch im folgenden nun eine diskret aufgebaute Ansteuerung vorstellen.
Es handelt sich hier um eine Brücke aus vier N-Kanal MOSFETs, welche je mit derselben Treiberstufe angesteuert werden, wobei für die High-Side wieder das Bootstrapping Anwendung findet.
Erklärung der Treiberstufe (an M1)
Die Stufe wird mit einem Tastverhältnis von 50% bei 50kHz angesteuert, desweiteren ist sie low-active d.h. bei 0V schaltet M1 durch, bei 5V dagegen sperrt dieser.
Die Gegentaktstufe (totem pole) bestehend aus Q2 und Q3 kann nicht mit den 5V des PWM-Signals angesteuert werden, daher wird Q1 als Levelshifter davorgeschaltet. R2 dient, wenn Q1 sperrt, als Basisstrombegrenzung für Q2 und zum anderen, der viel wichtigere Teil, als Strombegrenzung wenn Q1 leitet. Da Q1 nicht einfach nur eingeschaltet wird, sondern in die Sättigung getrieben wird, ist ein schnelles Ausschalten nicht ohne weiteres möglich. In Sättigung sind in der Basiszone von Q1 überschüssige Ladungsträger vorhanden, welche diesen leitend halten, obwohl der PWM-Pegel bereits auf 0V liegt. Es musst also zuerst eine parasitäre Kapazität entladen werden, damit Q1 sperrt. C1 ist ein sogenannter "Speed-Up"-Kondensator (lädt sich auf die an R1 abfallende Spannung auf), welcher bei Pegelwechsel diese Ladungsträger in sehr kurzer Zeit aus der Basiszone "heraussaugt". Die Gegentaktstufe gerät nicht in Sättigung, daher ist keine Beschaltung notwendig! Wenn Q1 sperrt, so wird Q2 durch R2 leitend und zieht aus C1 den benötigten Ladestrom. Wenn Q1 dagegen sperrt, so sperrt auch Q2 und Q3 wird leitend, welcher das Gate fast auf Massepotential zieht. Da beim Entladevorgang das Gate (durch parasitäre Induktivitäten) negativ gegenüber Masse werden kann bzw. wird, dient D1 als Spannungsbegrenzung.
Die Treiberstufe, obwohl nicht krass optimiert, zeigt in LTSpice eine beachtliche Performance. M1 ist nach 30ns voll durchgesteuert und sperrt vollständig nach 70ns.
Anmerkung
Es müssen immer die diagonal angeordneten Transistorpärchen gleichzeitig angesteuert werden. Desweiteren muss eine Todzeit (dead time, wenige Nanosekunden) beim Päarchenwechsel eingehalten werden, um Querschlüsse zu vermeiden. Diese würden die Transistoren in kurzer Zeit zerstören!
Erklärung der Treiberstufe (an M1)
Die Stufe wird mit einem Tastverhältnis von 50% bei 50kHz angesteuert, desweiteren ist sie low-active d.h. bei 0V schaltet M1 durch, bei 5V dagegen sperrt dieser.
Die Gegentaktstufe (totem pole) bestehend aus Q2 und Q3 kann nicht mit den 5V des PWM-Signals angesteuert werden, daher wird Q1 als Levelshifter davorgeschaltet. R2 dient, wenn Q1 sperrt, als Basisstrombegrenzung für Q2 und zum anderen, der viel wichtigere Teil, als Strombegrenzung wenn Q1 leitet. Da Q1 nicht einfach nur eingeschaltet wird, sondern in die Sättigung getrieben wird, ist ein schnelles Ausschalten nicht ohne weiteres möglich. In Sättigung sind in der Basiszone von Q1 überschüssige Ladungsträger vorhanden, welche diesen leitend halten, obwohl der PWM-Pegel bereits auf 0V liegt. Es musst also zuerst eine parasitäre Kapazität entladen werden, damit Q1 sperrt. C1 ist ein sogenannter "Speed-Up"-Kondensator (lädt sich auf die an R1 abfallende Spannung auf), welcher bei Pegelwechsel diese Ladungsträger in sehr kurzer Zeit aus der Basiszone "heraussaugt". Die Gegentaktstufe gerät nicht in Sättigung, daher ist keine Beschaltung notwendig! Wenn Q1 sperrt, so wird Q2 durch R2 leitend und zieht aus C1 den benötigten Ladestrom. Wenn Q1 dagegen sperrt, so sperrt auch Q2 und Q3 wird leitend, welcher das Gate fast auf Massepotential zieht. Da beim Entladevorgang das Gate (durch parasitäre Induktivitäten) negativ gegenüber Masse werden kann bzw. wird, dient D1 als Spannungsbegrenzung.
Die Treiberstufe, obwohl nicht krass optimiert, zeigt in LTSpice eine beachtliche Performance. M1 ist nach 30ns voll durchgesteuert und sperrt vollständig nach 70ns.
Anmerkung
Es müssen immer die diagonal angeordneten Transistorpärchen gleichzeitig angesteuert werden. Desweiteren muss eine Todzeit (dead time, wenige Nanosekunden) beim Päarchenwechsel eingehalten werden, um Querschlüsse zu vermeiden. Diese würden die Transistoren in kurzer Zeit zerstören!
0 Kommentare:
Kommentar veröffentlichen