Man könnte sich ja den Aufwand sparen und gleich für die High-Side einen P-Kanal (MOS)FET verwenden, jedoch haben diese gegenüber den N-Kanal FETs eine geringere Leitfähigkeit (Elektronen- vs. Löcherleitung), desweiteren sollten beide Transistoren komplementär sein.
Wenn sich ein N-Kanal FET im High-Side-Zweig befindet, so "schwimmt" sein Source-Potential unweigerlich (floating source) d.h. Source kann jeden Wert zwischen Masse und der Versorgungsspannung (V+) annehmen. Im schlimmsten Fall liegt das Source-Potential auf V+, da aber zum Einschalten eine höhere Spannung an Gate gegenüber Source (Schwellspannung) benötigt wird, lässt sich der FET nicht einschalten (z.B. > 15V bei V+ = 10V und Gate-Source-Spannung > 5V).
Eine einfache Abhhilfe, für eine Halbbrücke, stellt das sogenannte Bootstrapping dar.
Schaltungserklärung
Die PWM ist 5V mit Tastverhältnis von 50% (duty cycle), V+ ist viel größer als 5V, desweiteren ist die Schwellspannung beider N-Kanal FETs bei 5V.
ON-Zeit (PWM)
M2 leitet, M1 wird gesperrt. Dadurch besteht eine niederohmige Verbindung von V+ -> D1 -> C1 -> M2 -> Masse. C1 lädt sich somit in diesem Zeitfenster auf annähernd V+ auf. Da Q3 ebenfalls leitet, liegen die Basen der Gegentaktstufe (totem pole) bestehend aus Q2 und Q1 auf Masse, womit das Gate von M1 vorwiegend über Q1 entladen wird. R1 und R2 dienen der Strombegrenzung!
OFF-Zeit (PWM)
M2 sperrt, M1 wird aufgeladen. C1 ist fast auf V+ aufgeladen, und durch das Sperren von M2 wird sein negativer/unterer Anschluss auf Source von M1 gezogen. Man sieht, C1 stellt eine unabhängige Spannungsquelle für M1 dar, welche bezogen auf Source rund V+ liefert, jedoch gegen Masse ca. 2x V+. Zum Schalten ist nur der Bezug auf Source relevant! D1 verhindert das Kurschliessen der Spannung an C1 und V+ (2x V+ -> V+). Da nun Q3 sperrt, wird Q2 über R1 von selber leitend und lädt das Gate von M1 auf.
Anmerkung
Der HS-Zweig wird während der OFF-Zeit ausschließlich mit der in C1 gespeicherten Energie betrieben! C1 muss daher ausreichend dimensioniert sein.
Die hier dargestellte Schaltung soll nur zum Verständnis dienen und ist keineswegs komplett oder unter realen Bedingungen voll funktionstüchtig!
Da C1 ausreichend dimensioniert wurde, bricht die Spannung nicht sichtbar ein. Zu sehen an der Oberkante der Pulse. Zu beachten ist, dass die Spannug fast 2x V+ erreicht! Der Grund ist die Serienschaltung von V+ und der Spannung an C1 wenn M2 sperrt und M1 leitet.
